【FPGA】优化设计指南(一):设计原则

在这里插入图片描述

避免采用不可综合的语句

1.#1000延时语句
2.除法运算/,除非除数为2的整次幂
3.实数类型不可综合(real)
4.综上,使用可综合的HDL代码描述电路。先有电路,再写代码。RTL代码风格应和FPGA芯片结构匹配。

设计时采用同步的时钟

时钟组内的时钟必须有明确的相位关系。最常见的是MMCN/PLL生成的多个时钟,同为时钟组。
“Mixed-Mode Clock Manager”&

相关推荐

  1. FPGA设计流程:从概念到实现的详细指南

    2024-04-25 09:54:06       32 阅读

最近更新

  1. TCP协议是安全的吗?

    2024-04-25 09:54:06       18 阅读
  2. 阿里云服务器执行yum,一直下载docker-ce-stable失败

    2024-04-25 09:54:06       19 阅读
  3. 【Python教程】压缩PDF文件大小

    2024-04-25 09:54:06       18 阅读
  4. 通过文章id递归查询所有评论(xml)

    2024-04-25 09:54:06       20 阅读

热门阅读

  1. 数据库的脏读、幻读、不可重复读

    2024-04-25 09:54:06       14 阅读
  2. Python 将Influxdb时序数据写入mysql库时遇到的问题

    2024-04-25 09:54:06       12 阅读
  3. spark知识点总结(1)

    2024-04-25 09:54:06       13 阅读
  4. 组合总和III(Lc216)——剪枝+回溯

    2024-04-25 09:54:06       12 阅读
  5. L2-4 吉利矩阵(优化剪枝版)

    2024-04-25 09:54:06       11 阅读
  6. 作为前端工程师如何SEO优化

    2024-04-25 09:54:06       12 阅读
  7. Unity 温度显示

    2024-04-25 09:54:06       13 阅读
  8. C# 预处理器指令详解与示例

    2024-04-25 09:54:06       13 阅读
  9. 【数据结构】顺序表

    2024-04-25 09:54:06       15 阅读
  10. 前端vue+xgVIdeo集成rstp流播放

    2024-04-25 09:54:06       12 阅读
  11. 【spring mvc】配置默认Servlet处理器

    2024-04-25 09:54:06       13 阅读