0 英文缩写
- 重布线层（Re-distribution Layer，RDL）
- 引线键合（Bond Wire）
- 倒片封装（Flip Chip Packaging）
- 异丙醇（Isopropyl Alcohol，简称IPA）
- 金属溅射（Metal Sputtering）
- 晶圆级封装（Wafer Level Packaging WLP）
- 凸点下金属层（Under Bump Metallurgy，UBM）
- 裸片（Net Die，晶圆上的芯片）
- 扇出型封装（Fan-Out）WLCSP
- 扇入型封装（Fan-In）WLCSP
1 晶圆封装
1.1 背景与发展来源
- 怎么连问题：（主要通过重布线层技术解决，参见1.2）在芯片设计和制造时，IO pad是一个芯片管脚处理模块，即可以将芯片管脚的信号经过处理送给芯片内部，又可以将芯片内部输出的信号经过处理送到芯片管脚。在传统封装中，裸片的I/O触点通常位于芯片的边缘或四周，限制了连接密度和封装的灵活性。这对于引线键合（Bond Wire）工艺来说自然很方便，但对于倒片封装（Flip Chip Packaging）来说就有些勉为其难了。
- 怎么装问题：（通过晶圆级封装解决，参见1.3）在传统晶圆封装中，是将成品晶圆切割成单个芯片，然后再进行黏合封装。封装与芯片制造流程割裂，生产成本高。需要引线框架、 基板等介质，封装效率低。
1.2 重布线层（Re-distribution Layer，RDL）技术
1.2.1 重布线层技术原理与优点
重布线层技术：在晶圆表面沉积金属层和相应的介质层，并形成金属布线，在芯片上形成一层金属线路网络，将裸片（芯片）的I/O（输入/输出）端口进行重新布局，将其重新布线，使这些触点通过半导体工艺的方式延伸到芯片的表面，扩展布局到新的、占位更为宽松的区域，并形成面阵列排布。这样，封装过程中可以直接连接到重布线层上的触点，而不只是连接到裸片的边缘。总结来说，重布线层技术通过重新布线和扩展裸片的I/O触点：
- 提高了连接密度、降低了封装难度，并提供了更灵活的布线选项。从而提高了封装的灵活性和可靠性。
- 由于可以实现更短的信号传输路径、更好的电热性能和噪声抑制能力。这使得重布线层技术在对热管理和信号完整性要求较高的应用中具有优势，如高性能计算、通信设备等。
1.2.2 重布线层技术的步骤
RDL 工艺需要曝光、PVD（Physical Vapor Deposition，物理气象沉积）等设备，具体工艺流程如下：
- 再钝化形成绝缘层并开口；
- 利用旋涂膜技术涂覆烘烤后形成种子层；
- 上光刻胶，曝光显影后形成线路图再电镀铜垫；
- 去胶、刻蚀；
- 第一层布线完成后重复步骤，开始形成第二层。
1.3 晶圆级封装（Wafer Level Packaging WLP）——扇入型封装和扇出型封装
前文描述的重布线层技术一定程度上是解决了如何连接的问题，后续为了解决背景中描述的怎么装问题，先进封装进入了继贴片封装、刀片封装后的第三个大阶段——晶圆级封装。
1.3.1 晶圆级封装与传统封装和倒片封装的比较
- 传统晶圆封装和倒片封装特点：
- step1：将成品晶圆切割成单个芯片
- step2：进行黏合封装
- 先进晶圆级封装特点：
- 在芯片还在晶圆上的时候就对芯片进行封装（得益于RDL重布线层技术，把怎么连接的问题解决了，直接通过光刻工艺，把晶圆上的裸片统一重新布线，这时候芯片就已经是半成品了。）
- 保护层黏接在晶圆的顶部或底部，连接电路，将晶圆切成单个芯片。
1.3.2 晶圆级封装工艺流程
- 涂覆第一层聚合物薄膜，以加强芯片的钝化层，起到应力缓冲的作用。聚合物种类有光敏聚酰亚胺（PI）、苯并环丁烯（BCB）、聚苯并恶唑（PBO）。
- 重布线层（RDL）是对芯片的铝/铜焊区位置重新布局，使新焊区满足对焊料球最小间距的要求，并使新焊区按照阵列排布。光刻胶作为选择性电镀的模板以规划RDL的线路图形，最后湿法蚀刻去除光刻胶和溅射层。
- 涂覆第二层聚合物薄膜，是圆片表面平坦化并保护RDL层。在第二层聚合物薄膜光刻出新焊区位置。
- 凸点下金属层（Under Bump Metallurgy，UBM）采用和RDL一样的工艺流程制作。
- 植球。焊膏和焊料球通过掩膜板进行准确定位，将焊料球放置于UBM上，放入回流炉中，焊料经回流融化与UBM形成良好的浸润结合，达到良好的焊接效果。
1.3.3 扇入型和扇出型封装
从芯片尺寸角度出发，在封装过程中晶圆级封装可以被分为：
- 扇入型WLCSP（Wafer Level Chip Scale Package）
- 扇出型WLCSP
“扇”是指芯片尺寸。
1.3.3.1 扇入型 (Fan-In) WLCSP
扇入型WLCSP的封装布线、绝缘层和锡球直接位于晶圆顶部。
优点：
- 尺寸小：封装尺寸与芯片尺寸相同，都可以将尺寸缩至最小。
- 电气特性优：锡球直接固定在芯片上，无需基板等媒介，电气传输路径相对较短，因而电气特性得到改善。
- 成本低：无需基板和导线等封装材料，工艺成本较低。
- 成本低：这种封装工艺在晶圆上一次性完成，因而在裸片（Net Die，晶圆上的芯片）数量多且生产效率高的情况下，可进一步节约成本。
缺点：
- 因其采用硅（Si）芯片作为封装外壳，物理和化学防护性能较弱。正是由于这个原因，这些封装的热膨胀系数与其待固定的PCB基板的热膨胀系数存在很大差异。受此影响，连接封装与PCB基板的锡球会承受更大的应力，进而削弱焊点可靠性。
1.3.3.2 扇出型封装（Fan-Out）WLCSP
扇出型WLCSP既保留了扇入型WLCSP的优点，又克服了其缺点。
这个方案的本质，就是在扇入型的基础上，为每个芯片多加一层保护壳，具体流程简介如下：
- 先把晶圆切割
- 把芯片在载体上摆成晶圆的形状，芯片之间的空隙用环氧树脂填充起来，这样每个芯片就多了一层保护壳
- 后面的步骤就跟扇入型一样了，用重布线层技术对每个芯片进行处理
- 切割得到芯片成品。
从这个图看就一目了然，扇出型就是在扇入型外层多了一圈环氧树脂的保护壳，并且由于面积增大，重布线层技术给了它更多的I/O触点，提高了连接密度。扇入型WLCSP的所有封装锡球都位于芯片表面，而扇出型WLCSP的封装锡球可以延伸至芯片以外。
2 总结
解决连接的问题
- 高传输速度 ：与传统金属引线产品相比，WLP一般有较短的连接线路，在高效能要求如高频下，会有较好的表现。
- 高密度连接 ：WLP可运用数组式连接，芯片和电路板之间连接不限制于芯片四周，提高单位面积的连接密度。
解决装的问题
- 封装尺寸小 ：由于没有引线、键合和塑胶工艺，封装无需向芯片外扩展，使得WLP封装出来的芯片尺寸和最初的裸片尺寸相同，把尺寸做到最小。
- 生产周期短 ：WLP从芯片制造到、封装到成品的整个过程中，中间环节大大减少，生产效率高，周期缩短很多。
- 工艺成本低 ：WLP是在硅片层面上完成封装测试的，以批量化的生产方式达到成本最小化的目标。WLP的成本取决于每个硅片上合格芯片的数量，芯片设计尺寸减小和硅片尺寸增大的发展趋势使得单个器件封装的成本相应地减少。WLP可充分利用晶圆制造设备，生产设施费用低。
