- 组合逻辑是电平输入和电平输出。（组合逻辑虽然符合人的思维习惯，并且元器件结构简单，但问题是如果输入含有毛刺，输出就有毛刺。eg. 如果输入信号突然从0变成1后又在短时间内恢复0，可以视为毛刺，输出信号受到输入信号的影响，也产生了毛刺）
- 时序逻辑就是以时钟作为驱动源的电路。一个触发器，在时钟的驱动下，将D输入端的信号送到Q端输出。时序逻辑上的时钟，一个周期为一拍(1T)。复位信号rst_n解复位，该触发器才正常工作。触发器的Q端上一拍的D输出。如果是组合逻辑，则Q端应该在D变化的同时发生变化，但时序逻辑的特点是必须等待时钟驱动，时序逻辑可以消除毛刺。 在触发器中，在出现毛刺的位置上，时钟并没有驱动，因此Q仍然保持原来的状态。
- 时序逻辑中，时钟的上升沿或下降沿才能驱动电路运行，该时钟边沿就是时钟驱动。
- 时钟边沿出现时，触发器会将当时D端输入的值放在Q端输出，这就是所谓对D信号进行采样。
- 触发器也可以称为寄存器 （Register, reg），之所以叫寄存器是因为如果没有时钟驱动，则Q端会保持原有状态不变，也就寄存了上一次触发时的d端信息，而对于组合逻辑，输出端是无法寄存信息的，必须随输入的变化而立即发生变化。
- 寄存器对时钟的上升沿和复位的下降沿不敏感，当下降沿来时，寄存器输出的Q值仍然保持不动。可以将时钟上升沿和复位下降沿堪称两个事件，当这两个事件中任意一个发生后，先看复位信号是不是0，若是，则 Q值不论原来是什么，都会立即变成0，若不是，则Q值将寄存当前D的值。
- 复位信号rst_n，以0电平作为复位信号，1电平解复位，是通用标准，很少有反过来使用的。原因是，数字电路的复位信号是模拟电路给的，通常，模拟电路将其命名为POR(Power On Reset)，即上电复位信号。芯片刚通电时，电压小，逐渐上升到要求的电压，例如1.8V，POR本质上是一个电压上升的标志，模拟电路放一个比较器，将输入电压与0.9V比较，电压小于0.9V，POR为0，电压大于0.9V，POR为1.因而复位信号上电时总是先0后1，数字寄存器需要在复位信号为0的阶段保持复位状态，不能运行，因此此时芯片电压不足，不能保证运行，而复位信号变成1，说明上电完毕，电压充足，寄存器解除复位进行正常运行是安全的。
- 非阻塞赋值的意思是该句表达不会阻塞后续表达的进行。
- 而阻塞赋值，如果前一句不执行，后一句就会阻塞后一句。
Fluids —— FLIP DOP
2024-02-21 08:08:01 25 阅读
![[计算机网络]---UDP协议](https://img-blog.csdnimg.cn/f55a07090b3541518429c3017449bf1b.png)
