西南科技大学数字电子技术实验七(4行串行累加器设计及FPGA实现)预习报告

一、计算/设计过程

说明:本实验是验证性实验,计算预测验证结果。是设计性实验一定要从系统指标计算出元件参数过程,越详细越好。用公式输入法完成相关公式内容,不得贴手写图片。(注意:从抽象公式直接得出结果,不得分,页数可根据内容调整)

(1)激励表

现态

输入

次态

输出

双稳输入

Qn

E

F

Qn+1

S

J

K

0

0

0

0

0

0

x

0

0

1

0

1

0

x

0

1

0

0

1

0

x

0

1

1

1

0

1

x

1

0

0

0

1

x

1

1

0

1

1

0

x

0

1

1

0

1

0

x

0

1

1

1

1

1

x

0

 

设计思路:根据书上的提示,设计出三个组合电路的原理图,然后将其组合起来,根据四位

右移寄存器的特点,和输出结果与输入结果的激励方程,可以设计出相应的转换

方程和输出方程,最终将其组合起来。

二、画出并填写实验指导书上的预表

三、画出并填写实验指导书上的虚表

四、粘贴原理仿真、工程仿真截图

原理仿真:

工程仿真:

 

最近更新

  1. TCP协议是安全的吗?

    2023-12-15 06:22:02       18 阅读
  2. 阿里云服务器执行yum,一直下载docker-ce-stable失败

    2023-12-15 06:22:02       19 阅读
  3. 【Python教程】压缩PDF文件大小

    2023-12-15 06:22:02       18 阅读
  4. 通过文章id递归查询所有评论(xml)

    2023-12-15 06:22:02       20 阅读

热门阅读

  1. 35、卷积算法总结

    2023-12-15 06:22:02       34 阅读
  2. redis在linux中安装部署

    2023-12-15 06:22:02       42 阅读
  3. Mybatis之缓存

    2023-12-15 06:22:02       34 阅读
  4. 【springboot】【easyexcel】excel文件读取

    2023-12-15 06:22:02       38 阅读
  5. Android 修改状态栏背景半透明显示

    2023-12-15 06:22:02       41 阅读