Xilink 简单双口ram ip的读写仿真

        简单双口RAM有两个端口Port A和port B,其中Port A用于写数据,Port B用于读数据,读写接口可以独立时钟工作。这一点和真双口RAM是有区别的,真双口RAM的A B两个Port都可以进行读写操作。        

         RAM是FPGA中重要的数据结构,可用于数据的缓存和跨时钟域信号处理。本文就xilink 的简单双口RAM 进行读写测试。

         本文对简单双口RAM做如下仿真:先对Port A进行连续写操作128次,每次数据和地址加1,结束后开始从Port B口读对应128个地址的数据,读写时钟独立,对比读写数据是否一致。

仿真结果如下:

数据写入仿真

数据读出仿真,数据在地址变化后延迟一个时钟输出。

ram ip的设置如下

相关推荐

  1. QT Sqlite 内存模式 简单

    2024-03-23 15:16:02       14 阅读
  2. QT c++ 简单举例

    2024-03-23 15:16:02       16 阅读
  3. c++ 简单试验

    2024-03-23 15:16:02       12 阅读
  4. c++文件

    2024-03-23 15:16:02       36 阅读

最近更新

  1. TCP协议是安全的吗?

    2024-03-23 15:16:02       19 阅读
  2. 阿里云服务器执行yum,一直下载docker-ce-stable失败

    2024-03-23 15:16:02       19 阅读
  3. 【Python教程】压缩PDF文件大小

    2024-03-23 15:16:02       19 阅读
  4. 通过文章id递归查询所有评论(xml)

    2024-03-23 15:16:02       20 阅读

热门阅读

  1. LeetCode_32_困难_最长有效括号

    2024-03-23 15:16:02       21 阅读
  2. 纯前端导出Excel

    2024-03-23 15:16:02       21 阅读
  3. 使用docker搭建Fluentd的教程

    2024-03-23 15:16:02       16 阅读
  4. 【NC16610】Hankson的趣味题

    2024-03-23 15:16:02       18 阅读
  5. 富格林:拆穿黑幕套路维护资金安全

    2024-03-23 15:16:02       19 阅读
  6. zynq Lwip学习笔记-recv_callback函数

    2024-03-23 15:16:02       18 阅读
  7. 大数据的实时计算和离线计算你理解吗?

    2024-03-23 15:16:02       15 阅读
  8. 应用日志集成到ElasticSearch

    2024-03-23 15:16:02       17 阅读
  9. 防火墙(讲解)

    2024-03-23 15:16:02       20 阅读
  10. 设计模式: 外观模式

    2024-03-23 15:16:02       15 阅读
  11. 网络通信过程中为什么需要连接池?

    2024-03-23 15:16:02       17 阅读
  12. Vue-live2d在项目中展示Live2D 模型

    2024-03-23 15:16:02       20 阅读
  13. odoo字段访问控制

    2024-03-23 15:16:02       16 阅读
  14. VUE父子组件的传参问题

    2024-03-23 15:16:02       20 阅读