ULTRAL SCALE FPGA TRANSCEIVER速率
- 开发
- 42
-
CPLL支持2-6.25速率
QPLL支持速率
实际使用CPLL最高可以超过这个,QPLL最低也可以低于这个,xilinx留的阈量还是比较大。
原文地址:https://blog.csdn.net/weixin_37281967/article/details/136588204
本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。
本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。
如若转载,请注明出处:https://www.suanlizi.com/kf/1766608914658496512.html
如若内容造成侵权/违法违规/事实不符,请联系《酸梨子》网邮箱:1419361763@qq.com进行投诉反馈,一经查实,立即删除!