FPGA ——Verilog语法示例

FPGA ——Verilog语法示例

多模块定义

genvar i ;

generate
	for (i=0 ; i<8; i=i+1)begin
		xdc xdc_u(
			.d1 (d1 ) ,
			.d2 (d2 ) ,
			.d3 (d3 )
		);
	end
endgenerate

条件判断

generate begin
	if(DEBUG =="ON")begin
		ila  ila_u
		(
			.clk(clk),
			.probe0
			(
				{
					A1,
					A2,
					A3,
					A4
				}
			)
		);
	end
end
endgenerate

相关推荐

  1. Mysql mybatis 语法示例

    2024-04-23 07:04:04       41 阅读
  2. FPGA ——Verilog语法示例

    2024-04-23 07:04:04       16 阅读
  3. Markdown 常用语法示例

    2024-04-23 07:04:04       13 阅读

最近更新

  1. TCP协议是安全的吗?

    2024-04-23 07:04:04       16 阅读
  2. 阿里云服务器执行yum,一直下载docker-ce-stable失败

    2024-04-23 07:04:04       16 阅读
  3. 【Python教程】压缩PDF文件大小

    2024-04-23 07:04:04       15 阅读
  4. 通过文章id递归查询所有评论(xml)

    2024-04-23 07:04:04       18 阅读

热门阅读

  1. 【Leetcode】并查集/DFS/BFS多解

    2024-04-23 07:04:04       12 阅读
  2. Hive进阶(5)----yarn的资源调度策略

    2024-04-23 07:04:04       12 阅读
  3. OSPF的防止环路的机制

    2024-04-23 07:04:04       12 阅读
  4. 从C到Py:Python的字符串及正则表达式

    2024-04-23 07:04:04       12 阅读