FPGA中跨时钟域传数据——(1)单bit脉冲

FPGA中跨时钟域传数据——(1)单bit脉冲

亚稳态模型

必须在建立时间和保持时间内,数据不变化,否则会产生亚稳态。
在这里插入图片描述
在这里插入图片描述

由快时钟传到慢时钟

在快时钟里面进行数据展宽(增加信号长度)

在这里插入图片描述
假如产生亚稳态时,在接收时钟,打两拍,就可以极大减少亚稳态。
在这里插入图片描述

由慢时钟传到快时钟

这种情况可以打两拍之后,当做上升沿读取。
在这里插入图片描述
这种情况下,我认为可以再把慢时钟信号展宽,再打两拍,再进行上升沿读取。
在这里插入图片描述

相关推荐

  1. 时钟学习记录(二)——XPM_CDC

    2024-01-28 05:22:02       18 阅读
  2. Django解决问题

    2024-01-28 05:22:02       37 阅读

最近更新

  1. TCP协议是安全的吗?

    2024-01-28 05:22:02       18 阅读
  2. 阿里云服务器执行yum,一直下载docker-ce-stable失败

    2024-01-28 05:22:02       19 阅读
  3. 【Python教程】压缩PDF文件大小

    2024-01-28 05:22:02       18 阅读
  4. 通过文章id递归查询所有评论(xml)

    2024-01-28 05:22:02       20 阅读

热门阅读

  1. spring与spring boot的区别

    2024-01-28 05:22:02       32 阅读
  2. Vue 插槽讲解

    2024-01-28 05:22:02       34 阅读
  3. Linux/Uinx 系统编程:getopt()函数用法

    2024-01-28 05:22:02       31 阅读
  4. 力扣24-两两交换链表中的节点

    2024-01-28 05:22:02       41 阅读
  5. 基于SpringBoot实现策略模式提供系统接口扩展能力

    2024-01-28 05:22:02       36 阅读
  6. LeetCode-题目整理【11】:回溯算法

    2024-01-28 05:22:02       21 阅读
  7. Nginx限流详解

    2024-01-28 05:22:02       37 阅读
  8. Linux的几个常用基本指令2

    2024-01-28 05:22:02       35 阅读