关于FPGA仿真复位信号和实际板子复位信号的吐血大坑

最近在研究mipi dphy IP下载到板子上进行验证的初步流程问题
IP的example案例里面,系统复位全是高电平复位,低电平工作
想当然的打通IP流程,写工程的时候也使用了高电平复位,低电平复位
结果调试了N轮,init_done信号一直没有拉高。
后来查询了电路图,发现是高电平工作,低电平复位
再重新看例程,是低电平复位,吐血!!!
记录一下
FPGA例程仿真没问题,下载到板子出错,因素之一可能是复位信号不一样。
在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

最近更新

  1. docker php8.1+nginx base 镜像 dockerfile 配置

    2024-01-08 19:48:02       94 阅读
  2. Could not load dynamic library ‘cudart64_100.dll‘

    2024-01-08 19:48:02       100 阅读
  3. 在Django里面运行非项目文件

    2024-01-08 19:48:02       82 阅读
  4. Python语言-面向对象

    2024-01-08 19:48:02       91 阅读

热门阅读

  1. 安卓技术栈归纳

    2024-01-08 19:48:02       61 阅读
  2. webman插件创建

    2024-01-08 19:48:02       60 阅读
  3. 智能硬件项目任务书如何编写?

    2024-01-08 19:48:02       67 阅读
  4. @SpringBootApplication 注解(版本2.7.10)

    2024-01-08 19:48:02       58 阅读
  5. 家电玻璃行业分析:全球市场规模不断扩大

    2024-01-08 19:48:02       63 阅读
  6. mysql如何取出json里某一个字段或计算两数

    2024-01-08 19:48:02       68 阅读
  7. 【东华大学oj】20 提醒队列(面向对象)

    2024-01-08 19:48:02       57 阅读