目录
一. 简介
触发器是数字电路中的一种基本存储单元，具有记忆功能，能够存储一位二进制信息。
触发器主要有以下几种常见类型：
- SR 触发器：由两个与非门交叉耦合组成。具有置位（Set）和复位（Reset）功能，即可以将输出设置为 1 或 0。
- JK 触发器：在 SR 触发器的基础上增加了两个输入 J 和 K，功能更强大和灵活。
- D 触发器：输入为 D 端，输出跟随 D 端的变化而变化，常用于数据的同步存储和传输。
触发器的特点包括：
- 有两个稳定状态，分别表示 0 和 1。
- 可以根据输入信号改变状态，并能保持状态不变，直到下一个触发信号到来。
触发器在数字电路中有着广泛的应用，例如：
- 用于存储二进制数据，如计算机的内存单元。
- 构成计数器、移位寄存器等数字电路模块。
- 实现时序逻辑电路，保证电路按照特定的顺序和时间关系工作。
总之，触发器是数字电路中实现存储和时序控制的重要组成部分，对于构建复杂的数字系统具有关键作用。
二. SR锁存器
SR 锁存器（Set-Reset Latch）是一种基本的存储单元，也是各种触发器电路的基本结构。它可以自行保持稳定状态，并能根据输入信号完成置0或置1操作，不需要触发信号触发。
SR 锁存器通常由两个或非门或者两个与非门组成。以下是用或非门组成的 SR 锁存器的工作原理：
它有两个输入端，分别是置位端（S，Set）和复位端（R，Reset），以及两个输出端 Q 和 Q’（Q’为 Q 的取反）。
根据 S、R 输入端的不同状态，SR 锁存器有以下四种工作状态：
- 当 S=0，R=0 时，锁存器保持原来的状态不变，即输出 Q 和 Q’维持原状。
- 当 S=1，R=0 时，无论之前 Q 的状态是什么，Q 都会被置为1，即置位。
- 当 S=0，R=1 时，无论之前 Q 的状态是什么，Q 都会被置为0，即复位。
- 当 S=1，R=1 时，输出 Q 和 Q’均为0，此时的状态不确定。
在正常工作时，输入信号应遵守 S 和 R 不同时为1的约束条件。这是因为当 S=R=1时，Q=Q’=0，既不是1状态也不是0状态，而且当 S 和 R 同时回到0以后，无法断定锁存器是回到1状态还是0状态。
SR 锁存器具有记忆功能，能够存储一位二进制信息。它在数字电路中有广泛的应用，例如在一些需要保存状态或数据的场合。
用与非门组成的 SR 锁存器的工作原理与或非门类似，只是状态特性转换的条件有所不同。在与非门组成的 SR 锁存器中，低电平有效，即 S’（置位端）和 R’（复位端）为0时有效。正常工作时，应遵循 S’和 R’不同时为0的约束条件。
SR 锁存器的真值表（或特性表）可以清晰地展示其输入和输出之间的关系。在分析和设计数字电路时，真值表是非常有用的工具。
需要注意的是，SR 锁存器存在一些局限性，例如输入信号可能存在竞争冒险等问题。在实际应用中，可能需要结合其他逻辑电路来优化其性能或满足特定的设计要求。同时，随着数字电路技术的发展，还有其他类型的触发器，如 JK 触发器、D 触发器等，它们在功能和性能上可能更具优势，适用于不同的应用场景。
三. JK 触发器
JK 触发器是数字电路中一种常见的触发器类型，具有较为复杂和灵活的功能。
JK 触发器有两个输入端 J（置位端）和 K（复位端），以及两个输出端 Q 和 Q'（Q'为 Q 的反）。
JK 触发器的功能特点如下：
- 当 J = 0，K = 0 时，触发器保持原来的状态不变。
- 当 J = 1，K = 0 时，无论之前 Q 的状态如何，都会被置为 1，即实现置位功能。
- 当 J = 0，K = 1 时，无论之前 Q 的状态如何，都会被置为 0，即实现复位功能。
- 当 J = 1，K = 1 时，触发器的状态会翻转，即 Q 变为 Q'，Q'变为 Q。
JK 触发器的逻辑表达式为：Q(n + 1) = JQ' + K'Q （其中 n 表示当前时刻，n + 1 表示下一个时刻）
JK 触发器常用于计数器、移位寄存器等数字电路的设计中，其灵活的翻转特性使其能够实现多种复杂的逻辑功能。
JK 触发器的真值表如下：
| J | K | Q(n) | Q(n + 1) |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 0 |
在实际应用中，JK 触发器可以通过集成芯片来实现，如 74LS107、74LS109 等。
四. D 触发器
D 触发器（Data Flip-Flop）是数字电路中一种常见的触发器类型。
D 触发器具有一个数据输入端 D 和两个输出端 Q 和 Q'（Q'为 Q 的反）。
其工作原理为：在时钟脉冲（CLK）的上升沿或下降沿（具体取决于触发器的类型），将输入数据 D 传输到输出端 Q。即当时钟脉冲有效时，输出 Q 的状态等于输入 D 的状态。
D 触发器的逻辑表达式为：Q(n + 1) = D （n 表示当前时刻，n + 1 表示下一个时刻）
D 触发器的特点是其输出只取决于当时的输入数据，而不受之前状态的影响，具有简单直接的数据存储和传输功能。
D 触发器常用于数据的同步存储和传输，以及在数字系统中构建计数器、移位寄存器等逻辑电路。
D 触发器的真值表如下：
| D | CLK | Q(n) | Q(n + 1) |
|---|---|---|---|
| 0 | 上升沿/下降沿 | 0 | 0 |
| 0 | 非上升沿/下降沿 | 0 | 0 |
| 1 | 上升沿/下降沿 | 1 | 1 |
| 1 | 非上升沿/下降沿 | 1 | 1 |
在实际的数字电路设计中，常见的 D 触发器集成芯片有 74LS74 等。
五. 电平触发的触发器
电平触发的触发器是指在触发信号（通常为时钟信号）为有效电平（高电平或低电平）时，输入信号可以进入触发器电路，从而置触发器为相应状态。当触发信号变为无效电平后，输入信号被封锁，触发器状态保持。
电平触发的动作特点包括：
- 只有当时钟信号变为有效电平时，触发器才能接受输入信号，并按照输入信号将触发器置成相应的状态；
- 在时钟信号为有效电平（如高电平）的全部时间里，输入信号的变化都将引起触发器输出端的状态变化；
- 如果在有效电平期间输入信号多次发生变化，则触发器的状态也会发生多次翻转，这可能会降低电路的抗干扰能力，在一个时钟脉冲周期里，触发器发生多次翻转的现象叫做空翻。
常见的电平触发触发器有电平触发的 SR 触发器、电平触发的 D 触发器等。
例如，电平触发的 SR 触发器（同步 SR 触发器）由两部分构成：由与非门 G1、G2 组成的 RS 锁存器和由与非门 G3、G4 组成的输入控制电路。只有当 CP（时钟脉冲）为有效电平时，S、R 信号才能影响输出状态。CP=0 时，输出保持不变；CP=1 时，输出与 RS 锁存器特性相同。
而电平触发的 D 触发器是为了适应单端输入信号的需要演变而来。它解决了普通电平触发 SR 触发器可能出现的状态不确定问题。只要令 R、S 不同时为 1，触发器就不会出现状态不稳定，最简单的方法就是令 S=/R（S 为 R 的非），此时仅将 S 作为输入端（用 D 表示），就得到了 D 触发器。其输出 Q 取决于 CP=1 期间 D 的状态。
在 CMOS 电路中，也经常利用 CMOS 传输门组成电平触发的触发器。
电平触发的触发器具有结构简单的优点，常用来做锁存器。但由于其在有效电平期间可能会因输入信号变化而多次翻转状态，抗干扰能力相对较低。为提高可靠性和抗干扰能力，边沿触发的触发器得到了更广泛的应用。边沿触发指的是触发器的次态仅取决于时钟信号的上升沿（或下降沿）到达时输入的逻辑状态，而在此之前和之后输入状态的变化对触发器的状态没有影响。
六. 脉冲触发的触发器
脉冲触发的触发器又称为主从触发器，它由主触发器和从触发器构成。
脉冲触发的触发器的工作特点是：在时钟脉冲的上升沿或下降沿（具体取决于触发器的类型），主触发器接收输入信号并改变状态，但此时从触发器不动作。在时钟脉冲的下降沿或上升沿，从触发器按照主触发器的状态改变自身状态，并且输出相应的结果。
这种触发器有效地克服了电平触发触发器可能出现的空翻现象，提高了电路的可靠性和稳定性。但它仍然存在一次变化问题，即在 CP = 1 期间，输入信号发生变化时，主触发器的状态可能会改变两次，但从触发器只在 CP 下降沿或上升沿动作一次，导致输出端可能出现与预期不符的结果。
以主从 JK 触发器为例，其逻辑功能如下：
- 当 J = 1，K = 0 时，在时钟脉冲作用下，主触发器置 1，从触发器也置 1。
- 当 J = 0，K = 1 时，主触发器置 0，从触发器也置 0。
- 当 J = K = 0 时，主从触发器保持原状态不变。
- 当 J = K = 1 时，主触发器状态翻转，从触发器也随之翻转。
脉冲触发的触发器在数字电路中常用于存储和控制数据，但其设计和应用相对复杂，需要仔细考虑输入信号和时钟信号的时序关系，以确保电路的正确工作。
七. 边沿触发的触发器
边沿触发的触发器是数字电路中一种重要的存储单元，其特点是触发器的状态仅在时钟脉冲的上升沿或下降沿（取决于具体类型）瞬间根据输入信号进行改变，而在其他时刻，输入信号的变化对触发器的状态没有影响。
边沿触发的触发器有效地避免了电平触发触发器的空翻问题和脉冲触发触发器的一次变化问题，具有更高的可靠性和稳定性，大大提高了数字电路的工作速度和抗干扰能力。
常见的边沿触发触发器有上升沿触发的 D 触发器和下降沿触发的 JK 触发器等。
以上升沿 D 触发器为例，只有在时钟脉冲的上升沿到来时，输出 Q 的状态才会跟随输入 D 的状态变化；在时钟脉冲的其他时刻，无论输入 D 如何变化，输出 Q 都保持不变。
边沿触发的触发器在数字电路中广泛应用于计数器、寄存器、时序逻辑电路等，对于实现复杂的数字系统起着关键作用。
八 . 触发器的逻辑功能和描述方法
触发器具有存储二进制信息的功能，根据其逻辑功能的不同，主要有以下几种类型及描述方法：
SR 触发器：
- 逻辑功能：当 S=1、R=0 时置位；当 S=0、R=1 时复位；当 S=R=0 时保持；当 S=R=1 时状态不定。
- 描述方法：
- 特性表：列出输入 S、R 和输出 Q、Q' 的所有可能组合及相应的状态。
- 特性方程：Q(n + 1) = S + R'Q（n） （约束条件：S·R = 0）
JK 触发器：
- 逻辑功能：J=1、K=0 时置位；J=0、K=1 时复位；J=K=0 时保持；J=K=1 时翻转。
- 描述方法：
- 特性表：清晰呈现 J、K 与输出 Q 之间的关系。
- 特性方程：Q(n + 1) = JQ' + K'Q
D 触发器：
- 逻辑功能：在时钟脉冲作用下，输出 Q 与输入 D 状态相同。
- 描述方法：
- 特性表：展示 D 与 Q 的对应状态。
- 特性方程：Q(n + 1) = D
T 触发器：
- 逻辑功能：当 T=0 时保持；当 T=1 时翻转。
- 描述方法：
- 特性表：列出 T 与输出 Q 的关系。
- 特性方程：Q(n + 1) = TQ' + T'Q
T'触发器：
- 逻辑功能：每来一个时钟脉冲，状态翻转一次。
- 描述方法：
- 特性表：体现时钟脉冲与输出 Q 的关系。
- 特性方程：Q(n + 1) = Q'
