FPGA FIR fdatool filter designer MATLAB

位数问题

fdatool

  • 先确定输入信号的位宽,比如17位
  • 在fdatool中,选set quantization parameters

在这里插入图片描述

  • 选input/output
    在这里插入图片描述
  • 设置input word length 为17bit(not confirmed)在这里插入图片描述

fir compiler

  • implementation
    在这里插入图片描述
  • 注意:
    当设置输入位宽为16位时,ip核输入为16位。BUT当将输入增加到17位时,ip核input为24位,需要自行补零进行位拼接
  1. 请添加图片描述
    FIR滤波出现上述问题,是下面的FIR时钟设置不对
    请添加图片描述
    CLK和input采样率要么一样,要么使用CE使能,保证一个信号送一次,而不会每个CLK周期都送数据,下面是改正后的波形,滤波正确:
    请添加图片描述

相关推荐

最近更新

  1. docker php8.1+nginx base 镜像 dockerfile 配置

    2024-07-15 08:30:03       70 阅读
  2. Could not load dynamic library ‘cudart64_100.dll‘

    2024-07-15 08:30:03       74 阅读
  3. 在Django里面运行非项目文件

    2024-07-15 08:30:03       62 阅读
  4. Python语言-面向对象

    2024-07-15 08:30:03       72 阅读

热门阅读

  1. UF_add_callback_function

    2024-07-15 08:30:03       27 阅读
  2. 根服务器上市公司概览

    2024-07-15 08:30:03       24 阅读
  3. 【Go】如何使用 Go 连接 MySQL 数据库

    2024-07-15 08:30:03       21 阅读
  4. 职场新人感受

    2024-07-15 08:30:03       23 阅读
  5. python分析PDF文件信息常用的功能模块

    2024-07-15 08:30:03       21 阅读
  6. markdown文件转pdf

    2024-07-15 08:30:03       23 阅读
  7. 自己为什么跑步?

    2024-07-15 08:30:03       28 阅读
  8. LightDM和SDDM显示管理器学习小知识

    2024-07-15 08:30:03       24 阅读