Verilog 高级教程笔记——持续更新中

Verilog advanced tutorial

转换函数

real 型变量的产生或转换过程，都应该遵循 IEEE Std 754-1985 [B1] 标准。

利用 $realtobits 与 $bitstoreal 对数据进行转换：

• 实例

  //real, bits*
reg [63:0]  num_bits ;
initial	begin
    num_bits  = 64'h4002_8000_0000_0000 ;
    $display("-14.13 -> hex: %h", $realtobits(-13.14));
    $display("64'h4002_8000_0000_0000 -> real: %f", $bitstoreal(num_bits));
end

利用 $itor 与 $rtoi 对数据进行格式转换：

由以下仿真 log 可知，$rtoi 做实数（13.14）向整数（4’hd）的转换时，只截了取整数部分。$itor 做整数 (1001) 向实数（1001.000000）的转换时，似乎没有什么变化。

其实，$rtoi 与 $itor 的功能是改变变量的存储方式。

例如 14 以整数型变量储存时，表示方法为 32’h1110，而如果以实数型变量存储，则表示方法为 64h402c_0000_0000_0000。

Display system tasks

显示系统任务使用各种格式说明符来打印值

Difference between $display and $monitor

1. $monitor 可以连续监视提到的变量或信号值的变化，而 $display 在调用时打印提到的变量或信号值。
2. $monitor 只能调用一次，而 $display 可以调用多次。
3. 如果多个 $monitor 任务调用了，则仅最后一个 $monitor 语句将处于活动状态，并且先前的语句将被覆盖。

module display_tb;
  reg [3:0] d1, d2;
  
  initial begin
    d1 = 4; d2 = 5;
    
    #5 d1 = 2; d2 = 3;
  end
  
  initial begin
    $display("At time %0t: {$display A} -> d1 = %0d, d2 = %0d", $time, d1, d2);
    $monitor("At time %0t: {$monitor A} -> d1 = %0d, d2 = %0d", $time, d1, d2);
    $write("At time %0t: {$write A} -> d1 = %0d, d2 = %0d", $time, d1, d2);
    $strobe("At time %0t: {$strobe A} -> d1 = %0d, d2 = %0d", $time, d1, d2);
    
    #5;
    
    $display("At time %0t: {$display B} -> d1 = %0d, d2 = %0d", $time, d1, d2);
    // $monitor is missing -> Observe print for $monitor A
    $write("At time %0t: {$write B} -> d1 = %0d, d2 = %0d", $time, d1, d2);
    $strobe("At time %0t: {$strobe B} -> d1 = %0d, d2 = %0d", $time, d1, d2);
  end
endmodule

Output:

Simulation controlling system tasks

Random number generator system task

$random – It returns a 32-bit signed integer i.e. it can be positive or negative integer.

$time, $stime, $realtime

它们分别以 64 位整数、32 位整数和实数形式返回当前模拟时间。

$scope, $showscope

$scope(hierarchy_name) 将当前分层范围设置为hierarchy_name。 $showscopes(n) 列出当前范围内（及以下，如果 n 设置为 1）的所有模块、任务和块名称。

$dumpfile, $dumpvar, $dumpon, $dumpoff, $dumpall

这些可以将变量变化转储到像德彪西这样的模拟查看器。转储文件能够转储模拟中的所有变量。这对于调试来说很方便，但可能会很慢。

$fopen, $fdisplay, $fstrobe $fmonitor and $fwrite

这些命令更有选择性地写入文件。

• $fopen 打开一个输出文件并为打开的文件提供一个句柄以供其他命令使用。
• $fclose 关闭文件并允许其他程序访问它。
• $fdisplay 和 $fwrite 每当执行时都会将格式化数据写入文件。它们是相同的，只是 $fdisplay 在每次执行后插入一个新行，而 $write 则不然。
• $strobe 在执行时也会写入文件，但它会等到时间步中的所有其他操作完成后才写入。因此初始#1 a=1； b = 0;
• $fstrobe(hand1, a,b); b=1；将为a和b写1 1。
• 只要 $monitor 的任何参数发生更改，就会写入文件。

$signed(expr) or $unsigned(expr)

• 这些调用的返回值与输入值的大小相同。
• 无论之前的符号如何，返回值的符号都是强制的。

$readmemb and $readmemh

• 使用 $readmemb 进行二进制表示。
• 使用 $readmemh 进行十六进制表示。
• 使用索引参数来避免 Vivado 综合和模拟器之间的行为冲突。

$readmemb("rams_20c.data",ram, 0, 7);

Real Math functions

Synthesizable and Non-Synthesizable Verilog constructs