ARM异常处理

目录

一、异常

1.概念

2.异常处理机制

3.ARM异常源

4.ARM异常模式

5.ARM异常响应

6.异常返回

七、IRQ异常举例

8.异常优先级

1.多个异常同时产生时的服务顺序

2.FIQ和IRQ

二、ARM微架构

一、异常

1.概念

    处理器在正常执行程序的过程中可能会遇到一些不正常的事件发生

    这时处理器就要将当前的程序暂停下来转而去处理这个异常的事件（执行异常的程序）

    异常事件处理完成之后再返回到被异常打断的点继续执行程序

2.异常处理机制

        不同的处理器对异常的处理的流程大体相似，但是不同的处理器在具体实现的机制上有所不同；比如处理器遇到哪些事件认为是异常事件、遇到异常事件之后处理器有哪些动作、处理器如何跳转到异常处理程序如何处理异常、处理完异常之后又如何返回到被打断的程序继续执行等我们将这些细节的实现称为处理器的异常处理机制

3.ARM异常源

    导致异常产生的事件称为异常源

    FIQ  快速中断请求引脚有效 

    IRQ  外部中断请求引脚有效

    Reset  复位电平有效

    Software Interrupt  执行swi指令

    Data Abort  数据终止

    Prefetch Abort  指令预取终止

    Undefined Instruction  遇到不能处理的指令

4.ARM异常模式

        在ARM的基本工作模式中有5个属于异常模式，即ARM遇到异常后会切换成对应的异常模式

 

5.ARM异常响应

 CPSR寄存器

CPSR(Current Program Status Register)，当前程序状态寄存器（详见ARM寄存器第四节）

        SPSR:程序状态保存寄存器（saved program status register）,每一种处理器模式下都有一个状态寄存器SPSR,SPSR用于保存CPSR的状态，以便异常返回后恢复异常发生时的工作状态。当特定的异常中断发生时，这个寄存器用于存放当前程序状态寄存器的内容。在异常中断退出时，可以用SPSR来恢复CPSR。由于用户模式和系统模式不是异常中断 模式，所以他没有SPSR。当用户在用户模式或系统模式访问SPSR，将产生不可预知的后果。

https://blog.csdn.net/LinuxWorking/article/details/78484185

2.修改CPSR的值

          2.1.修改中断禁止位禁止相应的中断（高优先级的可以打断低优先级的，同级和低的不可打断）（若是来了IRQ，则会禁止IRQ的中断，不会禁止FIQ）（若是来了FRQ，则会禁止FIQ和IRQ）

          2.2.修改模式位进入相应的异常模式     

          2.3.修改状态位进入ARM状态（处理异常必须在ARM状态下）

3.保存返回地址到对应异常模式下的LR_<mode>（LR（专用寄存器中的R14）存着异常打断时指令的下一条指令的地址）

LR_<mode>

  4.设置PC为相应的异常向量（异常向量表对应的地址）（程序跳转）

异常向量表

    > 异常向量表的本质是内存中的一段代码

    > 表中为每个异常源分配了四个字节的存储空间

    > 遇到异常后处理器自动将PC修改为对应的地址

    > 因为异常向量表空间有限一般我们不会再这里写异常处理程序，而是在对应的位置写一条跳转指令使其跳转到指定的异常处理程序的入口

注：ARM的异常向量表的基地址默认在0x00地址但可以通过配置协处理器来修改其地址

例如：基地址：4000 0000，遇到IRQ，PC地址跳转到4000 0018

异常向量表地址

6.异常返回

    1.将SPSR_<mode>的值复制给CPSR

      使处理器恢复之前的状态

  产生异常

    2.将LR_<mode>的值（地址）复制给PC

      使程序跳转回被打断的地址继续执行

七、IRQ异常举例

产生异常后，（自动完成），备份当前程序运行状态，将模式切换为irq模式，且将irq位置1，禁止后续的irq异常。令lr_irq = M（下一条指令的地址），pc = 0x18（异常向量表中irq的地址），从而跳转到异常处理程序。

如何返回（自己编写）：  1.将SPSR_<mode>的值复制给CPSR，使处理器恢复之前的状态
    2.将LR_<mode>的值复制给PC， 使程序跳转回被打断的地址继续执行）

1.CPU正常运行

2.遇到IRQ、

3.设置PC为相应的异常向量

4.跳转到异常处理程序（（先保存原有寄存器，在处理异常程序））

5.恢复到原来模式

8.异常优先级

1.多个异常同时产生时的服务顺序

    Reset

    Data Abort

    FIQ

    IRQ

    Prefetch Abort

    Software Interrupt

    Undefined instruction

2.FIQ和IRQ

FIQ的响应速度比IRQ快的原因：
    1. FIQ在异常向量表位于最末，可直接把异常处理写在异常向量表之后，省去跳转

    2. FIQ模式有5个私有寄存器(R8-R12)，执行中断处理程序前无需压栈（寄存器里的内容保存到栈中）保存寄存器（免保存的代码），可直接处理中断

    3. FIQ的优先级高于IRQ

           3.1 两个中断同时发生时先响应FIQ

           3.2 FIQ可以打断RIQ，但RIQ不能打断FIQ

二、ARM微架构

1.以流水线为例：

2. 指令流水线

3.ARM指令流水线

    ARM7采用3级流水线

    ARM9采用5级流水线

    Cortex-A9采用8级流水线

    注1：虽然流水线级数越来越多，但都是在三级流水线的基础上进行了细分

PC的作用（取址）

    不管几级流水线，PC指向的永远是当前正在取址的指令，而当前正在执行的指令的地址为PC-8

程度就越高，芯片的功耗就越高