特权FPGA 学习笔记

  • 存储器可用于异步时钟域的信号处理,双口RAM多用于交互式数据,FIFO多用于单向数据传输;
  • 以task的方式封装testbench子程序,以提高复用程度;
  • 模板中,vho是vhdl模板,veo是verilog模板;
  • run block automation,实际实例化相关的处理器模块
  • 生成bd output之后,再生成wrapper顶层文件,再export Hardware到SDK,打开SDK后就会有文件
  • mem_test是工程的包,mem_test_bsp是板级支持包,system_wrapper是初始化包。
  • 增加bd中的ip后,通过run automation,可以实现互联
  • 在bd中增加module后要更新wrapper
  • window-IO ports中用于查看引脚信息

相关推荐

  1. 特权FPGA学习笔记

    2023-12-10 08:02:03       55 阅读
  2. C#学习笔记_字符串特点

    2023-12-10 08:02:03       53 阅读
  3. Scala学习笔记10: 特质

    2023-12-10 08:02:03       24 阅读
  4. FPGA学习笔记(2)——Verilog语法及ModelSim使用

    2023-12-10 08:02:03       34 阅读

最近更新

  1. docker php8.1+nginx base 镜像 dockerfile 配置

    2023-12-10 08:02:03       98 阅读
  2. Could not load dynamic library ‘cudart64_100.dll‘

    2023-12-10 08:02:03       106 阅读
  3. 在Django里面运行非项目文件

    2023-12-10 08:02:03       87 阅读
  4. Python语言-面向对象

    2023-12-10 08:02:03       96 阅读

热门阅读

  1. 每天一个Linux命令 -- (7)more命令

    2023-12-10 08:02:03       63 阅读
  2. HSQL 记录

    2023-12-10 08:02:03       71 阅读
  3. Android 13 - Media框架(20)- ACodec(二)

    2023-12-10 08:02:03       47 阅读
  4. SpringMVC

    SpringMVC

    2023-12-10 08:02:03      62 阅读
  5. vue,uniapp的pdf等文件在线预览

    2023-12-10 08:02:03       63 阅读
  6. 电影《黑客帝国》第一部看完后的几点思考

    2023-12-10 08:02:03       60 阅读